Error (12153): Can‘t elaborate top-level user hierarchy

quartus在综合的时候出现了这个错误提示。
找到对应的代码:
在这里插入图片描述
从敏感列表上来看,该always块内的寄存器是异步复位,那么在综合的时候,寄存器的复位端必须只能接复位信号,而代码中却接了复位信号以外的同步信号。
修改方法:
1、改成同步

always@(posedge clk) begin
	if(!rst_n || first_tu_flag) begin
		...
	end

2、规范写法

always@(posedge clk or negedge rst_n) begin
	if(!rst_n) begin
		...
	end
	else if(first_tu_flag) begin
		...
	end

版权声明:本文为CSDN博主「幸运学者」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
原文链接:https://blog.csdn.net/weixin_43649647/article/details/120746840

生成海报
点赞 0

幸运学者

我还没有学会写个人说明!

暂无评论

发表评论

相关推荐

FPAG学习笔记——I2C接口实现

一、I2C总线介绍 I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。 主器件用于启动总线传送数据,并产生时钟以开放传送的器件,此时任何被寻址

HMC7043和HMC7044芯片配置使用

一,HMC7043芯片 MC7043独特的特性是对14个通道分别进行独立灵活的相位管理。所有14个通道均支持频率和相位调整。这些输出还可针对50 Ω或100 Ω内部和外部端接选项进行编程。HMC7043器件具有RF SYNC功能

Clock Wizard IP核的使用

Clock Wizard IP核的使用 DCM()实际上就是一个DDL,可以对输入时钟进行相位移动,补偿,产生倍频和时钟分频。 PPL(锁相环) 相当与DCM