当前标签

fpga

PLL锁相环

通过频率较低的片外晶振倍频得到频率较高的时钟信号。利用ip核pll产生3个不同频率的时钟(25MHZ,75MHZ,100MHZ) 以及原有系统时钟50MHZ连接到led灯上最后上板观察。 编写一个计数器控制led亮