通过频率较低的片外晶振倍频得到频率较高的时钟信号。利用ip核pll产生3个不同频率的时钟(25MHZ,75MHZ,100MHZ)
以及原有系统时钟50MHZ连接到led灯上最后上板观察。
编写一个计数器控制led亮灭的模块
在顶层中将其与pll产生的3个时钟连线,
仿真中观察到想要的波形评率
分配好引脚上板观察到4时钟以不同的频率闪烁。
版权声明:本文为CSDN博主「key_d」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
原文链接:https://blog.csdn.net/key_d/article/details/122353296
暂无评论