PLL锁相环

通过频率较低的片外晶振倍频得到频率较高的时钟信号。利用ip核pll产生3个不同频率的时钟(25MHZ,75MHZ,100MHZ)

以及原有系统时钟50MHZ连接到led灯上最后上板观察。

编写一个计数器控制led亮灭的模块

 

在顶层中将其与pll产生的3个时钟连线,

 仿真中观察到想要的波形评率

分配好引脚上板观察到4时钟以不同的频率闪烁。

 

版权声明:本文为CSDN博主「key_d」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
原文链接:https://blog.csdn.net/key_d/article/details/122353296

生成海报
点赞 0

key_d

我还没有学会写个人说明!

暂无评论

发表评论

相关推荐

FIFO IP核的使用

FIFO IP核的使用 什么时候用FIFO: 不同时钟域的数据缓存,不同速率模块间的数据传输。(其他方法双口RAM,信号握手,高时钟采样,同步器等)做位宽匹配

FPGA控制TDC7200时间间隔测量(一)

引言 TDC7200是TI推出的一款测量时间间隔的芯片,具有低至55ps的分辨率、35ps的标准差、具备低功耗模式、高达5个停止脉冲计数以及最低能够在零下40摄氏度工作等优点 TDC芯片介绍 引脚说明 我们结合官方的手册说明

按键消抖+点亮led灯

前言 本课程是按键消抖的一个扩展内容,主要是通过实验观察按键消抖和不消抖的一个区别。 一、按键消抖 按键抖动:按键抖动通常的按键所用开关为机械弹性开关,当机械触点断开、闭合时,由于机械触点