答：在集成了PLL的12MHz的晶体振荡器即可达到480MHz，相位锁定回(环)路(Phase Locked Loop，PLL)又被称为相锁回路或锁相回路，其原理是经由闭回路自动控制系统的反馈作用，驱使另一个动作不精准、频率变动量高的作用元件的动作频率，使其能快速且一直保持稳定地与正确的频率参考源达到同相甚至是同相又同频的状态，如此即是相位锁定(Phase Locked)的状态，我们若以电路外部精准、频率变动量极低的振荡频率源作为基准参考，来驱使电路内部精准、频率变动量极低的振荡频率源，使其达成相位锁定的状态，即可用来作为通讯系统的调变／解调电路。
一般480MB/S的数据传输率是运用在USB2。0，当通用序列汇流排（UniversalSerialBus）规格于1996年1月发表时，代表业界成功研发出一套连结中低速频宽的周边元件与个人电脑之间的低成本串连管道，但是仍缺乏支援高速宽频的应用能力。于2000年4月，USB再度推出全新一代的USB 2。0版本的技术规格，可将讯号传输速度提升整整40倍，由原先 USB 1。0的最高12MHz的速度至现今USB2。0的高速480MHz，并扩增了更先进的功能，如新型的传输装置以提高频宽使用率与增加传输装置及主机控制器之间的附加功能。
针对实际上可供使用的频宽来说，资料的传输频宽速度由原先的1Mbytes/sec左右提高至50Mbytes/sec，这样一个大幅度的频宽增加主要归功于USB 2。0规格运用了微讯框（micro-frame）、可容纳更多资讯的传输封包、更频繁的传输次数、分割式传输处理（split transaction）、以及一些新的执照（token）等崭新技术。USB 2。0装置的架构同时增加了两项全新的描述元（descriptor），即装置认
可（Device Qualifier）与其他的速度配置（Speed Configuration），可用来明确标示出资料传输装置在其它运作速度下的功能表现。
针对电子规格的变动：在主机与新型的高速控制器之间的连结则重新定义，以支援现今高达480MHz的传输效能表现。新的高速拓璞新的标准采用90W的差分阻抗（differential characteristic impedance）搭配差分电流模式讯号（differentialcurrentmodesignaling），并采用相同的NZRI编码机制（NZRIencoding），但对SYNC讯号（SYNC signaling）、EOP讯号（EOP signaling）与闲置状况（idle state）等略作更改，但也必须搭配其他相关规范，以便严格控制游离电容（straycapacitance）、点对点抖动（peak to peak jitter）与上升/下落时间（rise/fall time）等，使得讯号的传输速度能够更加快速。
暂无评论