CMOS电路结构
当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。其电路结构如下：
工作特点：TP和TN总是一管导通而另一管截止，流过TP和TN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小，这是CMOS电路最突出的优点之一。
CMOS工作原理
由于两管栅极工作电压极性相反，故将两管栅极相连作为输入端，如图（a）所示，则两管正好互为负载，处于互补工作状态。
当输入低电平时，PMOS管导通，NMOS管截止，输出为高电平，如图（b）所示。
当输入高电平时，PMOS管截止，NMOS管导通，输出为低电平，如图（c）所示。
拉电流
如图（b）所示，当输入低电平，经过CMOS反相器，输出为高电平。电流从CMOS流向负载，该电流称为拉电流。
灌电流
如图（c）所示，当输入高电平，经过CMOS反相器，输出为低电平。电流从负载流向CMOS，该电流称为灌电流。
CMOS门电路
1. 非门
非门（反相器）是最简单的门电路，由一对CMOS管组成。工作原理如下：
A端为低电平时，P型管导通，N型管截止，输出端C的电平与VDD一致，输出高电平。
A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss一致，输出低电平。
2. 与非门
（1)A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与VDD一致，输出高电平。
（2）A输入高电平，B输入低电平时，1、3管导通，2、4管截止1，C端电位与1管的漏极保持一致，输出高电平。
（3）A输入低电平，B输入高电平时，情况与（2）类似，亦输出高电平。
（4）A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。
3. 或非门
（1）A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与VDD一致，输出高电平。
（2）A输入高电平，B输入低电平时，1、4管导通，2、3管截止，C端输出低电平。
（3）A输入低电平，B输入高电平时，情况与（2）类似，亦输出低电平。
（4）A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。
注：将上述“与非”门、“或非”门逻辑符号的输出端的空心圆（红色圆圈标记部分）去掉，就成了“与”门、“或”门的逻辑符号。要实现“与”、“或”功能的电路图，则必须在输出端加上一个反相器，即加上一对CMOS管。因此，“与”门实际上比“与非”门复杂，延迟时间也长，这点在电路设计中要额外注意。
4. 三态门
（1）当控制端C为“1”时，N型管3导通，同时，C端电平通过反向器后成为低电平，使P型管4导通，输入端A的电平状况可以通过3、4管到达输出端B。
（2）当控制端C为“0”时，3、4管都截止，输入端A的电平状况无法到达输出端B，输出端B呈现高电阻的状态，称为高阻态“”。
一句话概括就是：C=1时，B=A’； C=0时，B=Z（高阻态）
CMOS门电路优点
- 微功耗——CMOS电路静态电流很小，约为纳安数量级
- 抗干扰能力很强——输入噪声容限可达到VDD/2
- 电源电压范围宽——多数CMOS电路的电源电压一般为3~18V
- 输入阻抗大——CMOS电路的输入阻抗大于108Ω，一般可达1010Ω
- 负载能力强——CMOS电路的扇出能力大于50
- 逻辑摆幅大——低电平0V，高电平VDD
不积硅步无以至千里；不积小流无以成江海
版权声明：本文为CSDN博主「数字IC修行者」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/Li_989898/article/details/120381009
暂无评论