文章目录[隐藏]

计算机组成原理

ps:部分没笔记的等再学习学习了解知识以后再补充

2020/7/12更新挂掉的图片

计算机组成原理

一、计算机系统概论

1.1计算机系统简介

现代计算机的多态性
把感应器嵌入和装备到电网、铁路、桥梁、隧道、公路、建筑、供水系统、大坝、油气管道等各种物体重，并且被普遍连接，形成“物联网”，然后将“物联网”与现有的互联网整合起来，实现人类社会与物理系统的整合，形成智慧地球

一、计算机的软硬件概念

计算机系统
- 硬件：计算机的实体，如主机、外设等。
- 软件：由具有各类特殊功能的信息（程序组成），可分为两类：系统软件、应用软件。系统软件用来管理整个计算机系统（语言处理程序、操作系统、服务型程序、数据库管理系统、网络软件）；应用软件是按任务需要编制成的各种程序如QQ、刀塔。

二、计算机系统的层次结构

系统复杂性管理的方法-1
√ 抽象

从程序员角度看层次结构：

三、计算机体系结构和计算机组成

计算机体系结构：程序员所见到的计算机系统的属性概念性的结构与功能特性（指令系统、数据类型、寻址技术、I/O机理）
计算机组成：实现计算机体系结构所体现的属性（具体指令的实现）

1.2计算机的基本组成

冯·诺依曼计算机，以运算器为中心。
1. 计算机由五大部件组成
2. 指令和数据以同等地位存于存储器，可按地址寻访
3. 指令和数据用二进制表示
4. 指令由操作码和地址码组成
5. 存储程序
6. 以运算器为中心
现代计算机，以存储器为中心的计算机
存储器的基本组成
主存储器、MAR、MDR、存储体。
MAR：存储器地址寄存器反映存储单元的个数
MDR：存储器数据寄存器反映存储字长
运算器的基本组成和操作过程

运算器的操作过程

控制器的基本组成
完成一条指令的步骤：取指令（PC）、分析指令(IR)、执行指令（CU）
PC：存放当前欲执行指令的地址，具有计数功能（PC）+1→PC
IR：保存当前要执行的指令
CU：控制单元
主机完成一条指令的过程

1.3计算机硬件的主要技术指标

一、机器字长

CPU一次能处理数据的位数与CPU中的寄存器位数有关。通常是八位

二、运算速度

影响运算速度的指标：主频、核数，每个核支持的线程数、指令的执行速度（吉普森法）、CPI(执行一条指令所需时钟周期数)、MIPS（每秒执行百万条指令）、FLOPS（每秒浮点运算次数）

三、存储容量

存放二进制信息的总位数。

主存容量：存储单元个数X存储字长，如MAR、MDR容量；字节数
辅存容量：字节数

三、系统总线

总线的基本概念

总线是连接各个部件的信息传输线，是各个部件共享的传输介质。
总线上信息的传送的两种方式
串行
并行
总线结构
- 单总线结构
- 双总线结构以CPU为中心
- 以存储器为中心的双总线结构
- 三总线结构
- 三总线结构的另一种形式
- 四总线结构

总线的分类

片内总线：芯片内部的总线
系统总线：计算机各部件之间的信息传输线
- 数据总线：双向与机器字长、存储字长有关
- 地址总线：单向与存储地址、I/O地址有关，由CPU发出
- 控制总线：有出有入，存储器读、存储器写、总线允许、中断确认
通信总线
- 用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信
- 传输方式：串行通信总线、并行通信总线。

总线的特性和性能指标

总线物理实现
总线的特性
- 机械特性
  尺寸、形状、管脚数、排列顺序
- 电气特性
  传输方向和有效的电平范围
- 功能特性
  每根传输线的功能：地址、数据、控制
- 时间特性
总线的性能指标
- 总线宽度
  数据线的根数
- 标准传输率
  每秒传输的最大字节数（MBps）
- 时钟同步/异步
  同步、不同步（跟异步的概念不同，有好几种方式不同步）
- 总线复用
  地址线与数据线复用。“复用”减少芯片的管脚数
- 信号线数
  地址线、数据线和控制线的总和
- 总线控制方式
  突发、自动、仲裁、逻辑、计数
- 其他指标
  负载能力（可以挂多少个I/O设备）
总线标准

总线控制（重点！！！）

一、总线判优控制
- 1、基本概念
  - 主设备（模块）：对总线有控制权
  - 从设备（模块）：响应从主设备发来的总线命令
- 2、总线判优控制的两种方式
  - 集中式
    - 链式查询
    - 计数器定时查询
    - 独立请求方式
  - 分布式
二、总线通信控制
- 1、目的
  解决通信双方协调配合问题
- 2、总线传输周期
  主设备到从设备一次完整的可靠的通信周期
  - 申请分配阶段：主模块申请，总线仲裁决定
  - 寻址阶段：主模块向从模块给出地址和命令
  - 传数阶段：主模块和从摸块交换数据
  - 结束阶段：主模块撤销有关信息
- 3、总线通信的四种方式
  - 同步通信
    由统一时标控制数据传送
  - 异步通信
    采用应答方式，没有公共时钟标准
  - 半同步通信
    同步、异步结合
  - 以上这三种通信的共同点
    - 主模块发地址、命令占用总线
    - 从模块准备数据不占用总线总线空闲
    - 从模块向主模块发数据占用总线
  - 分离式通信
    充分挖掘系统总线的每个瞬间的潜力，让系统总线发挥最大效率
    一个总线传输周期
    - 子周期1 主模块申请占用总线，使用完后既放弃总线的使用权
    - 子周期2 从模块申请占用总线，将各种信息送至总线上

四、存储器

1、概述

一、存储器分类

按存储器介质份分类
- 半导体存储器（TTL（集成度低、功耗高、速度快）、MOS（功耗低，集成度高））。U盘等；易失
- 磁表面存储器（磁头、载磁体）。如磁盘、磁带等；非易失
- 磁芯存储器（硬磁材料、环状元件）；非易失
- 光盘存储器（激光、磁光材料）；非易失
按存取方式分类
- 存取时间与物理地址无关（随机访问）
  - 随机存储器在程序的执行过程中可读可写
  - 只读存储器在程序的执行过程中只读
- 存取时间与物理地址有关（串行访问）
  - 顺序存取存储器磁带
  - 直接存取存储器磁盘
在计算机中的作用分类
- 主存储器
  - RAM（可读可写）；静态RAM、动态RAM
  - ROM（只读）；MROM、PROM、EPROM、EEPROM
- 辅助存储器磁盘、磁带、光盘
- Flash Memory
- 高速缓冲存储器（Cache）

二、存储器的层次结构

存储器三个主要特性的关系
速度容量价格/位
缓存-主存层次和主存-辅存层次
缓存用来解决主存与CPU速度差距太大的问题

2、主存储器

1、概述

主存的基本组成
主存与CPU之间的联系
主存中存储单元地址的分配
主存的技术指标
- 存储容量主存存放二进制代码的总位数
- 存储速度
  1、存取时间：存储器的访问时间、读出时间、写入时间
  2、存取周期：连续两次独立的存储器操作，（读与写）所需的最小间隔时间；读周期写周期
- 存储器的带宽位/秒

2、半导体存储芯片简介

基本结构

3、随机存取存储器（RAM）

静态RAM（SRAM）
1、静态RAM基本电路
动态RAM（DRAM）
1、动态RAM基本单元电路
动态RAM和静态RAM的比较

4、只读存储器（ROM）

掩模ROM（MROM）
行列选择性交叉处有MOS管为“1”
行列选择线交叉处无MOS管为“0”
PROM（一次性编程）
EPROM（多次性编程）
EEPROM
电可擦写
局部擦写
全部擦写
Flash Memory(闪速型存储器)
EPROM 价格便宜集成度高
EEPROM 电可擦洗重写
比EEPROM快具备RAM功能

5、存储器与CPU的连接

存储容量的扩展
用2片1K X 4位的存储芯片组成1K X 8位的存储器
子扩展（增加存储子的数量）
用2片1K X 8位的存储芯片组成 2K X 8位的存储器；两个芯片不能同时操作
字、位扩展
用8片 1K X 4位存储芯片组成4K X 8位的存储器

6、存储器的校验

编码的最小距离
任意两组合法代码之间二进制位数的最少差异
编码的纠错、检错能力与编码的最小距离有关

7、提高访存速度的措施

采用高速器件
采用层次结构 Cache-主存
调整主存结构

3、高速缓冲存储器

一、概述

避免CPU“空等”现象

二、Cache的工作原理

三、Cache的基本结构

四、Cache的读写操作

读操作
“写操作” Cache和主存的一致性
- 写直达法（Write-through）
  写操作时数据既写入cache又写入主存
  写操作时间就是访问主存的时间，Cache块退出时，不需要对主存执行写操作，更新策略比较容易实现
- 写回法（Write-back）
  写操作时只把数据写入Cache而不写入主存，当Cache数据被替换出去时才写回主存
  写操作时间就是访问Cache的时间，Cache块退出时，被替换的块需写回主存增加了Cache的复杂性

5、Cache的改进

1、增加Cache的级数
片载（片内）Cache
2、统一缓存和分立缓存
指令Cache 数据Cache
与指令执行的控制方式有关（是否是流水线）

Cache-主存的地址映射

直接映射（离CPU近就采用这种方式）
某一主存块只能固定映射到某一缓存块不灵活、速度快
全相联映射
某一主存块能映射到任一缓存块成本高、速度低
组相联映射
速度快、cache的命中率高
替换算法（判断哪一个Cache块从Cache中退出）
1、先进先出（FIFO）算法
2、近期最少使用（LRU）算法

4、辅助存储器

一、概述

不直接与CPU交换信息
磁表面存储技术指标
- 记录密度
- 存储容量
  C = n X k X s
- 平均寻址时间
  寻道时间+等待时间
- 数码传输率
- 误码率
  出错信息位数与读出信息的总位数的比值

二、磁记录原理和记录方式

磁记录原理

三、硬磁盘存储器

硬磁盘存储器的类型
- 固定磁头和移动磁头
- 可换盘和固定盘
硬磁盘存储器的结构

五、输入输出系统

一、概述

1、输入输出系统的发展概况

早期
分散连接
CPU和I/O设备串行工作
接口模块和DMA阶段
总线连接
CPU和I/O设备并行工作，一个总线可以连接多个设备
具有通道结构的阶段
具有I/O处理机的阶段

2、输入输出系统的组成

一、I/O软件
1、 I/O指令 CPU指令的一部分
2、通道指令通道自身的指令
指出数组的首地址、传送字数、操作命令
二、I/O硬件
设备 I/O接口
设备设备控制器通道

3、I/O设备与主机的联系方式

一、I/O设备编址方式
1、统一编址用取数、存数指令
2、不统一编址有专用的I/O指令
二、设备选址
用设备选择电路识别是否被选中
三、传送方式
1、串行
2、并行
四、联络方式
1、立即响应
2、异步工作采用应答信号
3、同步工作采用同步时标
五、I/O设备与主机的连接方式
1、辐射式连接（分散连接）

2、总线连接
便于增删设备

4、I/O设备与主机信息传送的控制方式

一、程序查询方式
二、程序中断方式

程序中断方式流程
三、DMA方式
主存和I/O之间有一条直接数据通道
不中断执行
周期挪用（周期窃取）

二、外部设备

一、概述

外部设备大致分三类
1、人机交互设备
2、计算机信息存储设备
3、机-机通信设备调制解调器等

二、输入设备

键盘
鼠标
触摸屏

三、输出设备

显示器
1、字符显示
2、图形显示
3、图像显示
打印机
1、击打式
2、非击打式

四、其他

A/D、D/A 模拟/数字（数字/模拟）转换器
终端由键盘和显示器组成
汉字处理

五、多媒体设备

三、I/O接口

一、概述

为什么要设置接口？
1、实现设备的选择
2、实现数据缓冲达到速度匹配
3、实现数据串——并格式转换
4、实现电平转换
5、传送控制命令
6、反映设备的状态

二、接口的功能和组成

总线连接方式的I/O接口电路
功能
1、选址功能
2、传送命令的功能
3、传送数据的功能
4、反映设备状态的功能
组成
1、设备选择电路
2、命令寄存器、命令译码器
3、数据缓冲寄存器
4、设备状态标记
I/O接口的基本组成

三、接口类型

1、按数据传送方式分类
并行接口
串行接口
按功能选择的灵活性分类
可编程接口
不可编程接口
按通用性分类
通用接口
专用接口
按数据传送的控制方式分类
中断接口
DMA接口

四、程序查询方式

程序查询流程

程序流程
程序查询方式的接口电路

五、程序中断方式

1、中断的概念

代办

2、I/O中断的产生

代办

3、程序中断方式的接口电路

代办

4、I/O中断处理过程

代办

5、中断服务程序流程

代办

六、DMA方式

1、DMA方式的特点

可直接从I/O设备传送到主存
DMA与主存交换数据的三种方式
- 停止CPU访问主存
  控制简单
  CPU处于不工作状态或保持状态
  未充分发挥CPU对主存的利用率
- 周期挪用（周期窃取）
  1、访存周期
  2、DMA访问主存有三种可能
  - CPU此时不访存
  - CPU正在访存
  - CPU与DMA同时请求访存
- DMA与CPU交替访问