二选一多路器Verilog

1、设计定义

        两个输入IO：a和b，可以是高电平，也可以是低电平。

        输入按键按下时，LED灯与a端口状态保持一致；输入按键释放时，LED灯与b端口状态保持一致。

2、代码

顶层文件

module led_test(a,b,key_in,led_out);

	input a;//输入端口a
	input b;//输入端口b
	
	input key_in;//按键输入，实现输入通道的选择
	
	output led_out;//led 控制端口
	
	
	assign led_out = (key_in==0) ? a : b;
	
endmodule

testbench 文件

`timescale 1ns/1ps //仿真精度 仿真步径/仿真精度

module led_test_tb;//testbench文件，仿真led_test文件
//激励信号定义，对应连接到待测试模块的输入端口
	reg signal_a;
	reg signal_b;
	reg signal_c;
	
//激励信号定义，对应连接到待测试模块的输入端口
	wire led;
	
//例化待测试模块
	led_test led_test0(
	.a(signal_a),
	.b(signal_b),
	.key_in(signal_c),
	.led_out(led)
	);

//产生激励
	initial begin 
		signal_a=0;signal_b=0;signal_c=0;
		#100//延时100ns
		signal_a=0;signal_b=0;signal_c=1;
		#100
		signal_a=0;signal_b=1;signal_c=0;
		#100
		signal_a=0;signal_b=1;signal_c=1;
		#100
		signal_a=1;signal_b=0;signal_c=0;
		#100
		signal_a=1;signal_b=0;signal_c=1;
		#100
		signal_a=1;signal_b=1;signal_c=0;
		#100
		signal_a=1;signal_b=1;signal_c=1;
		#200
		$stop;
	end
endmodule

3、仿真

功能仿真

 门级仿真

 门级仿真中存在尖峰脉冲

 4、引脚分配

 5、下载

 由于板子还未到无法实现连接

版权声明：本文为CSDN博主「小王在学FPGA」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/qq_44933149/article/details/122626884