（6）基于 RISC-V SoC 的可配置 FFT 系统设计

NOTES：本次项目主要设计了一个基于 RISC-V 指令集架构的 SoC，这是一个具有 1024 点的时频转换功能的 FFT 系统。在理想情况下，只要指令存储器和数据存储器的容量足够大，基本上可以实现任意点数的可配置 FFT 系统设计。

一、1024 点 FFT 的 RISC-V SoC 整体架构

        本次项目主要是基 2 时分 FFT 并行算法的 C 软件程序实现以及搭载 RISC-V 专用内核的 SoC 硬件架构设计，主要是由集成的 32位 RISC-V 处理器核、简化版的总线和基本的外设组成的。

（1）内核：FFT 系统的 CPU 是一款支持 RV32IM 架构的、按序单发射的、基于三级流水线设计的 RISC-V 处理器。它主要用于 FFT 相关参数的生成、蝶形运算的处理以及整体系统的控制等等。

（2）总线：FFT 系统的总线分为存储总线和外设总线。这是一种比较简化的总线结构，以数据选择器和状态机为核心部件，删除了不必要的总线协议，仅保存了一些总线的接口信号如读写地址、读写数据、读写标志以及请求响应，来实现主设备与从设备之间的基本的信息交互。

（3）指令存储器：FFT 系统的指令存储器的原型主要是调用了 Xilinx 的

版权声明：本文为CSDN博主「新芯设计」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/MicroTalent12/article/details/122158865

NOTES：本次项目主要设计了一个基于 RISC-V 指令集架构的 SoC，这是一个具有 1024 点的时频转换功能的 FFT 系统。在理想情况下，只要指令存储器和数据存储器的容量足够大，基本上可以实现任意点数的可配置 FFT 系统设计。

一、1024 点 FFT 的 RISC-V SoC 整体架构

        本次项目主要是基 2 时分 FFT 并行算法的 C 软件程序实现以及搭载 RISC-V 专用内核的 SoC 硬件架构设计，主要是由集成的 32位 RISC-V 处理器核、简化版的总线和基本的外设组成的。

（1）内核：FFT 系统的 CPU 是一款支持 RV32IM 架构的、按序单发射的、基于三级流水线设计的 RISC-V 处理器。它主要用于 FFT 相关参数的生成、蝶形运算的处理以及整体系统的控制等等。

（2）总线：FFT 系统的总线分为存储总线和外设总线。这是一种比较简化的总线结构，以数据选择器和状态机为核心部件，删除了不必要的总线协议，仅保存了一些总线的接口信号如读写地址、读写数据、读写标志以及请求响应，来实现主设备与从设备之间的基本的信息交互。

（3）指令存储器：FFT 系统的指令存储器的原型主要是调用了 Xilinx 的

版权声明：本文为CSDN博主「新芯设计」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/MicroTalent12/article/details/122158865