缩写记录1
VIH：输入高电平 VIL：输入低电平 VOH：输出高电平 VOL：输出低电平 IIL：低电平输入电流 IOL：低电平输出电流 关联：两组单词
基于FPGA的DDS信号发生器设计（频率、幅度、波形可调）
目录 一、DDS原理 二、整体系统设计 1、现有条件 2、实验性能分析 3、系统模块设计 （1）频率设置模块（f_word_set.v） （2）波形
通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）
1. 介绍 通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART），是异步串行通信口（异步串口）
基于FPGA的DDS信号发生器设计（频率、幅度、波形可调）
目录 一、DDS原理 二、整体系统设计 1、现有条件 2、实验性能分析 3、系统模块设计 （1）频率设置模块（f_word_set.v） （2）波形
RFSOC（记录二）手册相关
ug1271 记录 需要全看 看目录 时钟主要由时钟芯片产生ug，zcu111的提供gui控制， scui说明是xtp517 板设置说明是xtp518 zcu111系统控制需要，1串口驱动 2scui主
